طراحی یک مبدل زمان به دیجیتال پایپ لاین

thesis
abstract

مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخته می شود؛ و بخش دیگر که مقادیر زمانی را با تفکیک بالا اندازه گیری می کند. از مشخصه های مهم یک مبدل زمان به دیجیتال می توان به قدرت تفکیک اندازه گیری، دقت اندازه گیری، بیشینه ی محدوده ی اندازه گیری ورودی، مشخصه های غیرخطی بودن و زمان مرده (یا سرعت نمونه برداری) اشاره کرد. در طی سال ها، پژوهش های زیادی برای بهینه سازی و ارائه ی روش های اندازه گیری نوین صورت پذیرفته است. روش های متعددی برای اندازه گیری و تبدیل زمان به کلمه دیجیتال، بر پایه روش های آنالوگ و دیجیتال ارائه شده است. تبدیل "زمان به دامنه" و "کشش زمانی" روش-های مطرح آنالوگ برای تبدیل زمان به دیجیتال می باشند. "خطوط تاخیر" و روش هایی که بر اساس "اصل ورنیر" طراحی می شوند، برای پیاده سازی های دیجیتالی این مبدل ها بکار گرفته می شوند. در این پایان نامه، روش جدیدی برای اندازه گیری زمان از ترکیب دو روش "پایپ لاین" و "تقریبات متوالی" پیشنهاد شده است. مبدل پیشنهادی از 8 طبقه متوالی تشکیل شده است که در هرکدام از این طبقات یک مقایسه صورت می گیرد. مقایسه ی زمانی بر اساس الگوریتم تقریبات متوالی انجام می شود؛ به این صورت که مقایسه در طبقه اول، با مقدار نیمی از محدوده زمان ورودی، و در طبقه بعدی با یک چهارم این مقدار صورت می پذیرد. به همین ترتیب، این مقایسه ها ادامه می یابد تا بیت های مورد نیاز را بدست آوریم. یک طراحی از این مبدل برای بررسی کارایی آن انجام و بوسیله ی افزاره های cmos در فناوری ?m0.18 شرکت tsmc شبیه سازی شده است. مبدل زمان به دیجیتال ارائه شده، زمان ورودی را با نرخ 500 مگاهرتز به 8 بیت دیجیتال تبدیل می کند. برای تبدیل فاصله زمانی ورودی تا 1.684 نانو ثانیه با قدرت تفکیک 6.57 پیکو ثانیه، در حدود 7.8 میلی وات توان مصرف می شود.

First 15 pages

Signup for downloading 15 first pages

Already have an account?login

similar resources

کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال پایپ لاین radix-4

: مبدل های آنالوگ به دیجیتال با سرعت بالا و تعداد بیت بالا جزء بلوک های ساختاری مهم در بیشتر کاربردهای الکترونیکی هستند. مبدل های آنالوگ به دیجیتال یک پل ارتباطی بین دنیای آنالوگ و دیجیتال می باشند. انواع متفاوتی از مبدل ها همچون فلش، دو طبقه، چندبخشی و پایپ لاین از نوع سرعت بالا و تعداد بیت نسبتا بالا می باشند. از این دسته، معماری مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهایی همچون سیستم ها...

طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...

15 صفحه اول

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین

در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تاثیر زیادی در کاهش توان مصرفی داشته است. در طراحی مبتنی بر آپ-امپ با کاهش طول کانال ترانزیستور مشکلات زیادی برای...

15 صفحه اول

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی

در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجی...

15 صفحه اول

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین موازی با سرعت و دقت بالا در تکنولوژی ‏‎cmos‎‏

در این پایان نامه در فصل اول مقدمه ا ی در باره ساختار پایان نامه بحث شده است در فصل دوم به معرفی ساختار های ‏‎a/d‎‏های با سرعت بالا پرداخته می شود . در فصل سوم به معرفی ساختار مبدل ‏‎a/d‎‏ پایپ لاین و مشکلات آن پرداخته و در ادامه در فصل چهارم ساختار ‏‎a/d‎‏پایپ لاین ‏‎1.5 bit /stage‎‏ معرفی می گردد.در فصل پنجم ساختار مبدلهای ‏‎a/d time interleaved‎‏ تشریح شده و مسائل و مشکلات موازی کردن مبدلهای...

15 صفحه اول

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023